產品說明0
特別注意：
採用最新的PC軟件控制AD9854芯片工作，配合MCU可以完全控制AD9854芯片的所有的寄存器（特別是以BIT的方式控制相關的位設置），和MCU的相關引腳，可以非常直觀，非常方便做不同的試驗，並且可以試驗Single Tone、FSK、Ramped FSK、Chirp、一、模塊介紹：
1、該模塊系統時鐘頻率為30MHZ，內部6倍頻後時鐘可達180MHZ。支持串行和並行送控製字方式。最大不失真輸出頻率可以達70MHZ（該模塊測試的實際值）
2、該母板採用AD9851，頻率範圍在0-70MHZ範圍之間。提供串行和並行單片機原代碼背面：輸出信號加典型無源低通濾波器。
3、更多的圖片可與旺旺聯繫，觀看10HZ到50MHZ的波形圖。50MHZ到70MHZ採用頻譜儀測試
二、模塊各管腳定義（只針對此模塊）
1、CLK：系統時鐘頻率輸出（30MHZ）
2、RESET：控制DDS內部DAC的輸出電流（當需要控制輸出信號的幅度時，可以控制該腳的電壓值從而控制DDS信號輸出的幅度）
3、Q0A：內部高速比較器的正相輸出端（對應AD9851的14管腳）
4、Q0B：內部高速比較器的反相輸出端（對應AD9851的13管腳）
5、VIP：內部高速比較器的同相輸入端（對應AD9851的16管腳）
6、VIN：內部高速比較器的反相輸入端（對應AD9851的15管腳）
7、F0：頻率輸出端(含有典型低通濾波器後的波形)
8、GND：接電源地
9、VDD：輸入電源正極（+5V）
10、RST：AD9851復位端（高電平，對芯片進行操作前需將該腳置為高電平，復位完成後將其置為低電平RST_AD9851）
11、FQUP：數據更新位（串行/並行數據輸入時的輸入位FQ_QD_AD9851）
12、WCLK：時鐘輸入端（串行/並行數據輸入時的輸入位CLK_AD9851）
13、D0：數據輸入端（並行輸入數據時的低位）
14、D1：數據輸入端
15、D2：數據輸入端
16、D3：數據輸入端
17、D4：數據輸入端
18、D5：數據輸入端
19、D6：數據輸入端
20、D7：數據輸入端
（並行輸入數據時的高位。當進行串行送數據時，該位是串行的數據輸入位DataIn_AD9851）
三、總結+波形實物圖
該模塊絕對是原創，為大家學習DDS提供全面的技術支持。
一、模塊介紹
1、選用芯片：AD9851 ，主頻選用180MHz時，最高可輸
出頻率為70 MHz
2、輸出Vpp為1000mV左右，不同頻點的幅度有所不同，請
參考
3、提供測試程序和pdf電路圖
4、提供相應輸出輸入接口
二、發貨清單
1、主板一塊，不含控制板。
2、提供源代碼，PDF檔原理圖
