| 問題： |
請問在keil 使用debug ，ICE會用到哪些腳位，會與有原有腳位衝突嗎？ |
|
 |
| 回覆： |
模擬時，只佔用 UART(TXD , RXD) 跟 Time2 ，可用 Port 有 P0,P1,P2,P3.( 2.3.4 .5.6.7) 共 30 支腳
• 晶片內可用 768 字組的 Xdata ，可進行 Xdata 模擬 [Total 1 KByte Internal RAM (256 Byte + 768 Byte)) ]
• 可模擬 DPTR 指標 , 可模擬去除 ALE 信號輸出，提高模擬可靠度 |
| |
|
